Симпозиумы 2020 года по технологиям СБИС: Intel Labs представит исследования по темам интеллектуальной периферии и энергоэффективных вычислений

Директор по технологиям Майк Мейберри (Mike Mayberry) выступит с основным докладом «Будущее вычислений: как трансформация данных преобразует СБИС», в котором подчеркивается важность перехода вычислительных технологий от аппаратного / программного подхода к модели, ориентированной на работу с данными / информацией. 

«Огромный объем данных, проходящих через распределенную краевую, сетевую и облачную инфраструктуру, диктует необходимость в энергоэффективных и мощных вычислительных технологиях, которые позволяли бы осуществлять обработку данных рядом с той точкой, где эти данные генерируются. Однако зачастую подобные решения ограничены имеющейся пропускной способностью, памятью и требованиями к энергопотреблению. В исследовании, которое Intel Labs представляет на Симпозиумах по СБИС, выделено несколько новых подходов к созданию более эффективных вычислений, которые открывают большие перспективы и могут применяться для решения самых различных задач – от робототехники и дополненной реальности до машинного зрения и видеоаналитики. Этот комплекс исследований направлен на устранение препятствий, мешающих перемещению данных и вычислениям, которые представляют собой самые сложные задачи, связанные с обработкой данных в будущем». 

-- Вивек К. Де (Vivek K. De), научный сотрудник Intel и директор по исследованиям в области схемотехники, Intel Labs.  

На симпозиумах будет представлено несколько исследовательских работ Intel, в которых рассматриваются новые приемы и технологии для повышения уровня производительности и энергоэффективности в периферийных/сетевых/облачных системах будущего в контексте растущего числа периферийных приложений. Среди тем, освещенных в научных статьях (полный перечень исследований приведен в конце этого документа) можно отметить: 

Повышение эффективности и точности реконструкции 3D сцен для периферийной робототехники с использованием аппаратных ускорителей бросания лучей (ray-casting) 

Название статьи: Ускоритель бросания лучей на базе 10нм КМОП технологии для эффективной реконструкции 3D-сцен в периферийной робототехнике и в приложениях дополненной реальности 

Аннотация: В некоторых приложениях, например, в современной робототехнике или технологиях дополненной реальности, необходима точная, быстрая и энергоэффективная реконструкция сложных объемных сцен из огромных объемов данных, генерируемых методом бросания лучей, для плотной одновременной локализации и картирования (Simultaneous LocalizationAnd Mapping, SLAM) в режиме реального времени. В этой исследовательской работе Intel рассказывает о новом аппаратном ускорителе бросания лучей, в котором используются новейшие технологии для сохранения высокой точности реконструкции сцен и достижения превосходных показателей энергопотребления. Эти инновационные подходы, в том числе применение таких методов как поиск наложения вокселей (voxel overlap search) и аппаратная аппроксимация вокселей, снижают потребность в доступе к локальной памяти, а также повышают энергоэффективность для будущих приложений в области робототехники и дополненной реальности. 

Сокращение энергозатрат при анализе видеопотока методами глубокого обучения на управляемом событиями процессоре машинного зрения (event-driven visual data processing unit, EPU) 

Название статьи: Управляемый событиями процессор машинного зрения, позволяющий работать с FHD потоком с частотой 70 кадров в секунду при потреблении 0,05пДж/пиксель (0.05pJ/Pixel 70fps FHD 1Meps) 

Аннотация: Анализ визуальных данных методами глубокого обучения в режиме реального времени, используемый, например, в системах безопасности и защиты, предполагает быстрое обнаружение объектов из нескольких видеопотоков и требует высокой скорости обработки и большой пропускной способности памяти. Чтобы минимизировать эту нагрузку, при обработке видеопотока с этих камер обычно частота выборки снижается, однако подобный подход приводит к снижению точности изображения. В данном исследовании Intel демонстрирует управляемый событиями блок обработки визуальных данных (EPU), который в сочетании с новейшими алгоритмами позволяет управлять ускорителями глубокого обучения, чтобы они обрабатывали входящий видеопоток только в представляющих интерес зонах, где зафиксировано движение (motion-based “regions of interest”). Этот новый подход позволяет снизить высокие требования к вычислительной производительности и памяти для анализа видеоданных на периферии. 

Расширение пропускной способности локальной памяти для приложений на базе искусственного интеллекта, машинного обучения и глубокого обучения 

Название статьи: Двукратное увеличение пропускной способности памяти 6T-SRAM для рабочих нагрузок, ресурсозатратных с точки зрения пропускной способности памяти 

Аннотация: Многие процессоры искусственного интеллекта, особенно те, которые используются для обработки естественного языка, например, в голосовых помощниках, все чаще ограничены доступом к локальной памяти. Удвоение частоты или увеличение числа банков памяти для решения этих проблем приводит к снижению энергоэффективности и увеличению занимаемой площади, что особенно актуально для периферийных устройств с ограниченным пространством. В этом исследовании Intel продемонстрировала, что использование массива памяти 6T-SRAM обеспечивает вдвое более высокую пропускную способность чтения по требованию при работе в блочном режиме (burst mode) с повышением энергоэффективности на 51%, чем при удвоении частоты, а также обеспечивает на 30% более эффективное использование площади, чем при удвоении количества банков памяти. 

Полностью цифровой ускоритель бинарных нейронных сетей 

Название статьи: Полностью цифровой ускоритель бинарных нейронных сетей с эффективностью 617TOPS/Вт в виде FinFET КМОП-устройства, выполненного по 10-нм техпроцессу 

Аннотация: В периферийных устройствах с ограничениями по мощности и доступным ресурсам, где в отдельных случаях приемлемы выходные сигналы с низкой точностью, в качестве альтернативы высокоточным нейронным сетям, предъявляющим более высокие требования к вычислительным ресурсам и памяти, используются аналоговые бинарные нейронные сети (Binary Neural Networks, BNN). Однако аналоговые BNN-сети дают более низкую точность прогнозирования, так как они менее толерантны к изменчивости процесса и шумам. В этом исследовании Intel демонстрирует использование полностью цифровой BNN-сети, которая отличается высокой энергоэффективностью, сопоставимой с аналоговым сетями, работающими в памяти, и при этом обеспечивает более высокую надежность и масштабируемость при современных технологических процессах. 

Среди прочего на симпозиумах 2020 VLSI Symposia были представлены следующие научные работы Intel: 

• Будущее вычислений: как трансформация данных преобразует СБИС
• Стандартные цифровые блоки IP с низким энергопотреблением для высокопроизводительной графики / процессоров искусственного интеллекта в КМОП-устройствах, выполненных по 10нм техпроцессу 
• Автономная реконфигурируемая сеть питания (RPDN) для многоядерных систем на кристалле (SoC) с управлением рабочим током (Dynamic Current Steering) 
• Применение процесса 3D-монолитной гетерогенной интеграции для производства нитрид-галлиевых и кремниевых транзисторов на 300-мм кремниевых пластинах (111) 
• Использование разрядных шин с малым размахом напряжения и мультиплексированием столбцов в SRAM-памяти с восемью транзисторами на ячейку (1R1W 8T-bitcell) с низким минимальным напряжением питания, высокой устойчивостью к шумам и высокой плотностью в 10-нм FinFET КМОП-устройствах 
• Двухканальный гибридный аналого-цифровой линейный преобразователь с низким падением напряжения (LDO) с управлением рабочим током для создания настраиваемых решений с высоким подавлением пульсаций питания (PSRR) и высокой эффективностью 
• Криптопроцессор, работающий с частотой 435МГц и производительностью 600Kops/J c защитой от атак по сторонним каналам для безопасного шифрования с открытым ключом RSA-4K в виде КМОП-устройства, выполненного по 14-нм техпроцессу 
• Не поддающаяся моделированию физически неклонируемая функция для создания пар запроса-подтверждения (Challenge-Response PUF) с частотой появления ошибочных битов (BER) на уровне 0,26%, с вероятностью совпадения 10^28 в виде КМОП-устройства, выполненного по 14нм техпроцессу, с поддержкой выбора состязательных состязаний с учетом стабильности (Stability-Aware Adversarial Challenge Selection) 
• Устойчивый к атакам по сторонним каналам движок AES шифрования с 6000-кратным подавлением утечки во временном / частотном домене с использованием нелинейного цифрового регулятора с малым падением напряжения и последующим применением алгоритмов арифметического подавления, выполненный в виде 14-нм КМОП-устройства 
• Совместимая с КМОП интеграция SOT-MRAM памяти с использованием двухслойного нижнего электрода из тяжелых металлов, обеспечивающая время бесполяризационного переключения (field-free SOT switching) на уровне 10нс за счет STT Assist
• 10-нм SRAM память с самосбрасывающимся механизмом оптимизации записи с управлением затвором (Gate-Modulated Self-Collapse Write Assist), который позволяет снизить минимальное напряжение питания на 175мВ при незначительных затратах энергии